## (19) 世界知的所有権機関 国際事務局



# 

(43) 国際公開日 2004年10月28日(28.10.2004)

PCT

(10) 国際公開番号 WO 2004/093089 A1

(51) 国際特許分類7:

G11C 11/406

(21) 国際出願番号:

PCT/JP2004/005275

(22) 国際出願日:

2004年4月13日(13.04.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-110319


2003年4月15日(15.04.2003)

(71) 出願人(米国を除く全ての指定国について): インター ナショナル・ビジネス・マシーンズ・コーポレー ション (INTERNATIONAL BUSINESS MACHINES CORPORATION) [US/US]; 10504 ニューヨーク州 アーモンク ニューオーチャード ロード York (US).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 砂永 登志男 (SUNAGA, Toshio) [JP/JP]; 〒5202392 滋賀県野洲郡野 洲町大字市三宅800番地 日本アイ・ビー・エム株式会社野洲 事業所内 Shiga (JP). 細川 浩二 (HOSOKAWA, Kohji) [JP/JP]; 〒5202392 滋賀県野洲郡野洲町大字市三宅800 番地 日本アイ・ピー・エム株式会社野洲事業所内 Shiga (JP). 宮武久忠 (MIYATAKE, Hisatada) [JP/JP]; 〒5202392 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ピー・ 14株式会社野洲事業所内 Shiga (JP).
- (74) 代理人: 坂口博,外(SAKAGUCHI, Hiroshi et al.); 〒 2428502 神奈川県大和市下鶴間1623番地14 日本7イ・ ピー・エム株式会社大和事業所内 Kanagawa (JP).

[続葉有]

- (54) Title: DYNAMIC SEMICONDUCTOR STORAGE DEVICE
- (54) 発明の名称: ダイナミック型半導体記憶装置



A...ROW DECODER RD B...VW DECODER & WORD LINE DRIVER

(57) Abstract: It is possible to realize a DRAM of a simple circuit structure capable of effectively reducing the refresh current by setting the refresh cycle by a small step. A memory array is divided into 64 sub-arrays, each of which is further divided into eight blocks. A refresh cycle control circuit (RCCC) includes: a fuse circuit (FC0) for setting 1 or 1/2 division ratio; a divider (FD0) for dividing a pre-decode signal(ZLI0) with the division ratio which has been set; fuse circuits (FC1 to FC8) for setting 1 or 1/4 division ratio; and dividers (FD1 to FD8) for dividing pre-decode signals (ZLI1 to ZLI8) with the set division ratio. The refresh cycle control circuit (RCCC) can set the 64 or 128 ms refresh cycle for the 64 sub-arrays and the 64 or 256 ms refresh cycle for the 512 blocks.

(57) 要約: リフレッシュ周期をきめ細かく設定することによりリフレッシュ電流を効果的に低滅することの可能な DRAMを簡単な回路構成で実現する。 メモリセルアレイは64個のサブアレイに分割され、各サブアレイはさ らに

/続葉有/

- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL,

SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

# 添付公開書類:

## 一 国際調査報告書

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

15

20

25

#### 明細書

## ダイナミック型半導体記憶装置

# 技術分野

本発明は、ダイナミック型半導体記憶装置に関し、さらに詳しくは、 リフレッシュの必要なDRAM (Dynamic Random Access Memory) に関 する。

# 背景技術

携帯電話、携帯情報端末(PDA; Personal Digital Assistant)など、電池で駆動される機器では、そこで使用される半導体装置の低消費電力化が最も重要な課題である。従来、半導体メモリとしてはSRAM (Static Random Access Memory)が広く使用されてきた。SRAMのメモリセルは6つのCMOS (Complementary Metal Oxide Semiconductor)トランジスタからなり、わずかな消費電流でデータを保持できるからである。しかし、SRAMのメモリセルはDRAMのメモリセルよりも20倍以上大きい。また、近年必要なメモリ容量は増大してきており、現在の0.2~0.13μm程度の配線技術で32Mビットや64MビットなどのSRAMを製造すると、チップサイズが大きくなりすぎる。このようにSRAMはDRAMよりも面積効率が悪いが、この面積効率の悪さは微細化によってさらに悪化する。このため、SRAMをDRAMで置き換えた製品が出始めている。

しかし、DRAMはリフレッシュを必要とするため、データを保持した状態でのスタンバイ電流はSRAMよりもかなり大きい。低消費電力のSRAMを省スペースのDRAMで置き換えるためには、リフレッシュ電流をできる限り小さくする必要がある。

このような課題を解決することを目的として、現在、大容量のDRA

10

15

20

25

Mと小容量のSRAMとを組み合わせたマルチチップパッケージが提供されている。SRAMはDRAMのバックアップ用で、DRAMのデータのうち保持の必要なデータのみがSRAMに格納される。しかし、この製品でも十分な低消費電力化は得られていない。

DRAMの規格では一般に、64msなどのデータ保持時間が規定されている。メモリコントローラは規定されたデータ保持時間以内の周期で各メモリセルをリフレッシュしなければならない。DRAMの製造メーカはこの規格を満足するようにいくらか余裕を持ったデータ保持時間でテスト(以下「リテンションテスト」という)を行い、合格品を出荷している。このリテンションテストに合格するぎりぎりの短いデータ保持時間しか持たないメモリセルの総数はそれほど多くない。しかもデータ保持時間の短いメモリセルのほとんどは何らかの欠陥と関係しているため、冗長メモリセルと置き換えられ、実際には使用されない。したがって、実際に使用されるデータ保持時間の短いメモリセルの数はDRAM全体のメモリセルの数と比べれば非常に少ない。

実際にデータ保持時間の実力値を計測してみると、どのメーカのDR AMでも大多数は85℃でも軽く秒のオーダを超えるほどに長い。リテンションテストでは64msに余裕を持たせ、たとえば100msを基準値としているが、この基準値を超えられないメモリセルは数十ビット程度しか存在しない。データ保持時間の分布をグラフにすると、およそ99%のメモリセルは1秒を超えるデータ保持時間を持ち、ごく少数のメモリセルがデータ保持時間の短い裾野に分布している。

従来のDRAMでは、規格に従い64msなど一律の周期で全メモリセルをリフレッシュしている。すなわち、全メモリセルの中で最短のデータ保持時間をリフレッシュ周期として採用している。上述したデータ保持時間の実力分布を考慮すると、これは大多数のメモリセルを必要以

10

15

20

上に頻繁にリフレッシュしていることを意味し、かなりの電力を無駄に消費している。したがって理想的には、各メモリセルのデータ保持時間の実力に応じた周期でリフレッシュを行えば、数十ビットのメモリセルのみを最短の64msでリフレッシュし、その他の大多数のメモリセルをそれよりもはるかに長い周期でリフレッシュすればよく、膨大な消費電力を節約することができる。しかし、メモリセルごとに実力値に応じたリフレッシュ周期を設定することは膨大かつ複雑な回路を必要とし、現実的には不可能である。

このような課題を解決することを目的として、メモリセルをグループに分け、グループごとに最適なリフレッシュ周期を設定するようにした発明が提案されている。たとえば特許文献1 (日本の特開平4-34794号公報)には、ワード線ごとに最適なリフレッシュ周期を設定するようにした発明が開示されている。しかしこの発明では、多数あるワード線にそれぞれ異なるリフレッシュ周期を設定するため、膨大かつ複雑な回路が必要となる。また、特許文献2 (日本の特開平5-109268号公報)には、サブアレイごとに最適なリフレッシュ周期を設定するようにした発明が開示されている。また、特許文献3 (日本の特開平5-266657号公報)には、メモリセルアレイごとに最適なリフレッシュ周期を設定するようにした発明が開示されている。しかしこれらの発明では、アレイ数が少ないため、データ保持時間の実力値が短いメモリセルが全アレイに分散して存在している場合には十分な効果を得ることができない。

本発明の目的は、リフレッシュ電流を低減したダイナミック型半導体 記憶装置を提供することである。

25 本発明のもう1つの目的は、リフレッシュ周期をきめ細かく設定する ことの可能なダイナミック型半導体記憶装置を提供することである。

10'

15

20

本発明のさらにもう1つ目的は、上記目的を簡単な回路構成で実現したダイナミック型半導体記憶装置を提供することである。

# 発明の開示

本発明によるダイナミック型半導体記憶装置は、複数のメモリセルを含むメモリセルアレイを備える。メモリセルアレイは複数のプロックに分割される。ダイナミック型半導体記憶装置はさらに、ブロックデューダと、リフレッシュサイクル制御回路と、ロウデコーダとを備える。ブロックデコーダは、ロウアドレス信号をデコードしてブロック選択信号を発生する。リフレッシュサイクル制御回路は、ブロック選択信号を予め設定された分周比で分周してブロック用にリフレッシュ周期を設定する。ロウデコーダは、ブロック選択信号に応答してブロックを選択する。

このダイナミック型半導体記憶装置では、ブロック選択信号が予め設定された分周比で分周される。分周比が1の場合、ブロック選択信号は分周されないので、対応するブロックは通常の周期で選択される。たとえば分周比が1/2の場合、プロック選択信号は1/2で分周されるので、対応するブロックは通常の1/2の周期で選択される。したがって、このブロックのリフレッシュ周期は通常の1/2となり、リフレッシュ電流が低減される。ここで、分周比は特に1/2に限定されることなく、1/4、1/8など、任意の比を採用することができる。しかも、リフレッシュサイクル制御回路を追加するだけでリフレッシュ電流が低減されるので、本発明によるダイナミック型半導体記憶装置は簡単な回路構成で実現することができる。

25 本発明によるもう1つのダイナミック型半導体記憶装置は、複数のメ モリセルを含むメモリセルアレイを備える。メモリセルアレイは複数の

10

第1階層ブロックに分割される。第1階層ブロックの各々はさらに複数の第2階層ブロックに分割される。ダイナミック型半導体記憶装置はさらに、リフレッシュ周期設定手段を備える。リフレッシュ周期設定手段は、第1階層ブロック用に第1のリフレッシュ周期を設定し、第2階層ブロック用に第2のリフレッシュ周期を設定する。

このダイナミック型半導体記憶装置では、メモリセルアレイが階層的にプロック化され、リフレッシュ周期はプロック単位で階層的に設定される。したがって、リフレッシュ周期をきめ細かく設定することができる。その結果、メモリセルアレイ全体のリフレッシュ電流はさらに低減される。

#### 図面の簡単な説明

図1は、本発明の第1の実施の形態によるDRAMの全体構成を示す。

15 図 2 は、図 1 中のロウデコーダ及びリフレッシュサイクルサイクル制 御回路を含む周辺回路の構成を示す。

図3は、図2中のブロックリフレッシュサイクル制御回路の構成を示す。

図4は、図3中のヒューズ回路の構成を示す。

20 図5は、図1~図4に示したDRAMのバーストリフレッシュ動作の タイミングを示す。

図6は、本発明の第2の実施の形態によるDRAMの全体構成を示す。

図7は、図6中の1個のサブアレイ及びその周辺回路の構成を示す。

25 図 8 は、図 7 中のリフレッシュサイクル制御回路、ロウデコーダ、仮 想ワード線デコーダ及びワード線ドライバの構成を示す。 図9は、図8に示したリフレッシュサイクル制御回路において全ヒュ ーズ回路が切断されていない場合の動作のタイミングを示す。

図10は、図8に示したリフレッシュサイクル制御回路においてヒューズ回路FC0及びFC3が切断された場合の動作のタイミングを示す。

5

図11は、本発明の第3の実施の形態によるDRAMにおけるリフレッシュサイクル制御回路、ロウデコーダ、仮想ワード線デコーダ及びワード線ドライバの構成を示す。

図12は、図11に示したリフレッシュサイクル制御回路においてヒ 10 ユーズ回路FC0及びFC3が切断された場合の動作のタイミングを示す。

図13は、本発明の第4の実施の形態によるDRAMにおけるリフレッシュサイクル制御回路、ロウデコーダ、仮想ワード線デコーダ及びワード線ドライバの構成を示す。

15

# 発明を実施するための最良の形態

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同 一又は相当部分には同一符号を付してその説明を援用する。

# [第1の実施の形態]

20

25

図1を参照して、本発明の第1の実施の形態によるDRAMは、32 MビットのメモリセルアレイMAと、ロウデコーダRDと、リフレッシュサイクル制御回路RCCCとを備える。メモリセルアレイMAは4個のサブアレイSUB1~SUB4の各々は、行及び列に配置された8M( $=8\times220$ )個のメモリセル(図示せず)と、行に配置された1K(=210)個のワード線WLと、列に配置された8K( $=8\times210$ )個のビット線対BLと、

10

15

20

ビット線対BLに対応して設けられた8K個のセシスアンプSAとを備える。

サプアレイSUB1~SUB4の各々はさらに4つの領域#1~#4 に分割される。領域#1~#4の各々は256個のワード線WLを含む。 8K個のセンスアンプSAは領域#1及び#2の間と領域#3及び#4 の間とに4K個ずつ配置される。メモリセルアレイMA全体はさらに1 28個のブロックBKに分割される。各ブロックBKは32個のワード 線WLを含む。

128個のブロックBKに対応し、ロウデコーダRDも128個のブロックロウデコーダBRDに分割される。各ブロックロウデコーダBRDは対応するブロックBK内の32個のワード線WLの中から1個を選択する。リフレッシュサイクル制御回路RCCCは、128個のブロックBKに適したリフレッシュ周期T1~T128をそれぞれ設定する。

図2を参照して、このDRAMはさらに、アドレスレシーバADRと、ロウアドレスカウンタRACと、セレクタSELと、プリデコーダPDEC1及びPDEC2と、ブロックデコーダBDECとを備える。本実施の形態の特徴はリフレッシュサイクル制御回路RCCCを設けた点であり、それ以外の構成は従来と同じある。

アドレスレシーバADRは、入力された外部ロウアドレス信号EADを受信し、セレクタSELに与える。ロウアドレスカウンタRACは、内部ロウアドレス信号IADを内部的に発生し、セレクタSELに与える。メモリセルアレイMA全体にある4Kのワード線WLの中から1個のワード線WLを特定しなければならないので、外部ロウアドレス信号EAD及び内部ロウアドレス信号IADはともに12ビットである。

25 セレクタSELは、リフレッシュイネーブル信号REに応答して、ア ドレスレシーバADRからの外部ロウアドレス信号EAD又はロウアド

10

15

20

25

レスカウンタRACからの内部ロウアドレス信号IADを選択する。リフレッシュイネーブル信号REは通常アクセス時にL(論理ロー)レベルになり、リフレッシュ時にH(論理ハイ)レベルになる。リフレッシュイネーブル信号REがLレベルのとき、セレクタSELは外部ロウアドレス信号EADを選択する。リフレッシュイネーブル信号REがHレベルのとき、セレクタSELは内部ロウアドレス信号IADを選択する。セレクタSELは選択したロウアドレス信号のうち下位2ビット(第1及び第2ビット)をプリデコーダPDEC1に与え、その次の下位3ビット(第3~第5ビット)をプリデコーダPDEC2に与え、上位7ビット(第6~第12ビット)をプロックデコーダBDECに与える。

プリデコーダPDEC1は、2ビットのロウアドレス信号をデコードして4(=22)ビットのプリデコード信号PD1を発生し、ロウデコーダRDに与える。プリデコーダPDEC2は、3ビットのロウアドレス信号をデコードして8(=23)ビットのプリデコード信号PD2を発生し、ロウデコーダRDに与える。プロックデコーダBDECは、7ビットのロウアドレス信号をデコードして128(=27)ビットのブロック選択信号BSIを発生し、リフレッシュサイクル制御回路RCCCに与える。

リフレッシュサイクル制御回路RCCCは、ブロック選択信号BSIを予め定められた分周比で分周してブロックBK用にリフレッシュ周期を設定する。具体的には、リフレッシュイネーブル信号REがLレベルのとき、リフレッシュサイクル制御回路RCCCは、128ビットのプロック選択信号BSIをそのままロウデコーダRDに与える。このとき、換言すれば、リフレッシュサイクル制御回路RCCCはブロック選択信号BSIを分周比1で分周している。一方、リフレッシュイネーブル信号REがHレベルのとき、リフレッシュサイクル制御回路RCCCは、

10

15

20

25

128 ビットのブロック選択信号BSIをそれぞれ予め設定された分周比(たとえば1/2、1/4)で分周し、ロウデコーダRDに与える。

リフレッシュサイクル制御回路RCCCは、128ビットのブロック 選択信号BSIに対応する128個のブロックリフレッシュサイクル制 御回路BRCCCに分割される。

リフレッシュイネーブル信号REがLレベルのとき、ブロックリフレッシュサイクル制御回路BRCCCの各々は、対応する1ビットのブロック選択信号BSIをそのまま対応するブロックロウデコーダBRDに与える。リフレッシュイネーブル信号REがHレベルのとき、ブロックリフレッシュサイクル制御回路BRCCCの各々は、対応する1ビットのブロック選択信号BSIを予め設定された分周比で分周し、対応するプロックロウデコーダBRDに与える。

以下、リフレッシュサイクル制御回路RCCCに入力されるブロック 選択信号を「入力ブロック選択信号BSI」といい、リフレッシュサイクル制御回路RCCCから出力されるブロック選択信号を「出力ブロック選択信号BSO」という。リフレッシュサイクル制御回路RCCCの 具体的な回路構成は後述する。

ロウデコーダRDは、128ビットの出力ブロック選択信号BSOに 応答して128個のブロックBKの中から1個を選択し、さらにプリデ コード信号PD1及びPD2に応答して、選択されたブロックBK内の 32個のワード線WLの中から1個を選択して活性化する。

具体的には、ロウデコーダRDでは、128ビットの出力ブロック選択信号BSOに応答して128個のブロックロウデコーダBRDの中から1個が選択され、活性化される。活性化されたブロックロウデコーダBRDは8ビットのプリデコード信号PD2に応答して対応するブロックBK内の32個のワード線WLの中から4個を選択し、さらに4ビッ

. 5

10

15 .

20

25

トのプリデコード信号PD1に応答して4個のワード線WLの中から1個を選択する。

図3は、1個のブロックロウデコーダBRDに対応するブロックリフレッシュサイクル制御回路BRCCCの構成を示す。図3を参照して、ブロックリフレッシュサイクル制御回路BRCCCは、所望の分周比を設定するヒューズ回路FCと、ヒューズ回路FCに設定された分周比でブロック選択信号BSIを分周する分周器FDとを備える。リフレッシュサイクル制御回路RCCC全体は、図3に示したブロックリフレッシュサイクル制御回路BRCCCを128個備える。

図4を参照して、ヒューズ回路FCは、プルアップ抵抗RA及びRBと、ポリシリコンなどからなるヒューズFA及びFBとを備える。ヒューズFA及びFBがともに切断されていない場合、ヒューズ信号FAI及びFBIはそれぞれヒューズFA及びFBによりともにLレベルにされる。ヒューズFAのみが切断された場合、ヒューズ信号FAIのみがプルアップ抵抗RAによりHレベルにされる。ヒューズFA及びFBがともに切断された場合、ヒューズ信号FAI及びFBがともに切断された場合、ヒューズ信号FAI及びFBIはそれぞれプルアップ抵抗RA及びRBによりともにHレベルにされる。

ヒューズ回路FCはプルアップ抵抗RA及びRBとポリシリコンなど からなるヒューズFA及びFBとで構成され、MOSトランジスタなど を含んでいないため、ロウデコーダRDの上に形成される。したがって、 ヒューズ回路FCの追加によるチップ面積の増大を抑えることができる。

再び図3を参照して、分周器FDは、転送ゲートTGと、ラッチ回路 LCと、カウンタCTRと、AND (論理積) ゲートANDとを備える。

転送ゲートTGは、リフレッシュイネーブル信号REがHレベルのと

10

15

20

25

きオンになり、Lレベルのときオフになる。ラッチ回路LCは、相互に接続されたインバータIV1及びIV2とからなる。リフレッシュイネーブル信号REがHレベルのとき、転送ゲートTGは入力ブロック選択信号BSIをラッチ回路LCに与える。ラッチ回路LCは入力ブロック選択信号BSIをラッチし、それを反転したカウンタ入力信号CINをカウンタCTRに与える。

カウンタCTRはカウンタ入力信号CINに応答してカウントアップされ、2ビットのカウンタ出力信号FAO, FBOを出力する。カウンタ出力信号FAOがLSB (Least Significant Bit) で、カウンタ出力信号FABがMSB (Most Significant Bit) である。

カウンタCTRは、リフレッシュイネーブル信号REがHレベルのとき活性化され、Lレベルのとき非活性化される。ヒューズ信号FAI及びFBIがともにLレベルときも、カウンタCTRは非活性化される。非活性化されたカウンタCTRはカウンタ出力信号FAO及びFBOをともにHレベルに固定する。活性化されたカウンタCTRはカウンタ入力信号CINの立ち下がりエッジに応答してカウントアップされる。ヒューズ信号FAIがHレベルで、ヒューズ信号FBIがLレベルのとき、カウンタCTRはMSBのカウンタ出力信号FAI及びFBIがともにHレベルのとき、カウンタCTRは2ビットカウンタとして機能する。

次に、このDRAMの動作を説明する。

リテンションテスト時にブロックBKごとにデータ保持時間を計測し、 256msのリテンションテストを合格したブロックBKについてはヒ ューズFA及びFBをともに切断する。256msのリテンションテス トは不合格になったが、128msのリテンションテストを合格したブ ロックについてはヒューズFAのみを切断する。それ以外のブロック、 つまり両方のリテンションテストを不合格になったブロックについては ヒューズFA及びFBともに切断しない。

# (1) 通常アクセス時

5 通常アクセス時には、リフレッシュイネーブル信号REがLレベルになる。したがって、セレクタSELは外部ロウアドレス信号EADを選択する。また、128個の全プロックBKについて、カウンタCTRはカウンタ出力信号FAO及びFBOをともにHレベルに固定するので、ANDゲートANDは入力ブロック選択信号BSIをそのまま出力ブロック選択信号BSOとしてブロックロウデューダBRDに与える。したがって、リフレッシュサイクル制御回路RCCCは128ビットの入力ブロック選択信号BSIをそのまま128ビットの出力ブロック選択信号BSOとしてロウデコーダRDに与える。よって、このDRAMは、リフレッシュサイクル制御回路RCCCを持たない従来のDRAMは、リフレッシュサイクル制御回路RCCCを持たない従来のDRAMと同様に動作する。

# (2) リフレッシュ時

20

リフレッシュ時には、リフレッシュイネーブル信号REがHレベルになる。したがって、セレクタSELは内部ロウアドレス信号IADを選択する。また、リフレッシュサイクル制御回路RCCCはヒューズFA及びFBの切断状況に応じて異なった機能を発揮する。

以下、バーストリフレッシュを例に挙げ、図5を参照してその動作を 説明する。バーストリフレッシュは、4K個の全ワード線WLを順番に 活性化して32M個の全メモリセルをリフレッシュするものである。

(2. 1) ヒューズFA及びFBがともに切断されていない場合
128個のブロックBKのうちある1個に注目する。この注目したブロックBKに対応するブロックリフレッシュサイクル制御回路BRCC

10

15

25

Cにおいて、ヒューズFA及びFBがともに切断されていない場合、ヒ ューズ信号FAI及びFBIはともにLレベルになる。そのため、カウ ンタCTRは非活性化され、カウンタ出力信号FAO及びFBOをとも にHレベルに固定する。したがって、ANDゲートANDは入力ブロッ ク選択信号BSIをそのまま出力ブロック選択信号BSO1としてブロ ックロウデコーダBRDに与える。 入力ブロック選択信号BSIは0 . 5 m s の間ずっとHレベルになるから、出力ブロック選択信号BSO 1も同様に 0.5 m s の間ずっと H レベルになる。 ブロックロウデュー etaBRDはこの0.5 m s の間に32個のワード線WLを15.6  $\mu$  s ずつ順番に活性化し、注目しているブロックBK内の全メモリセルをリ フレッシュする。リフレッシュを完了すると、入力プロック選択信号B SIはLレベルになる。この入力ブロック選択信号BSIがLレベルの 間に、注目しているブロックBK以外の127個のプロックについて、 入力ブロック選択信号BSIが0.5msずつHレベルになる。各プロ ックに 0.5 m s かかるので、127 個のブロックには 63.5 m s (  $=0.5 \text{ m s} \times 127$ ) かかる。その結果、注目しているプロックBK については、最初のリフレッシュ開始から64ms後に、入力プロック 選択信号BSI及び出力プロック選択信号BSO1が再びHレベルにな り、リフレッシュが再開される。

20 したがってこの場合、注目しているブロックBK内の全メモリセルは 通常通り64msの周期でリフレッシュされる。

# (2.2) ヒューズFAが切断された場合

注目しているブロックBKに対応するブロックリフレッシュサイクル 制御回路BRCCCにおいて、ヒューズFAのみが切断された場合、ヒューズ信号FAIはHレベルになり、ヒューズ信号FBIはLレベルになる。そのため、カウンタCTRはMSBのカウンタ出力信号FAOを

10

15

20

25

Hレベルに固定し、1ビットカウンタとして機能する。一方、Hレベルのリフレッシュイネーブル信号REに応答して転送ゲートTGがオンになっているので、ラッチ回路LCは入力ブロック選択信号BSIを反転したカウンタ入力信号CINをカウンタCTRに与える。カウンタCTRはカウンタ入力信号CINの立ち下がりエッジF1~F5に応じてカウントアップされるため、LSBのカウンタ出力信号FAOはそれに応じて繰り返しL又はHレベルに変化する。カウンタ出力信号FAOがLレベルの間、ANDゲートANDは出力ブロック選択信号BSO2をLレベルに固定する。すなわち、カウンタ出力信号FAOがLレベルの間、Hレベルの入力ブロック選択信号BSIは間引かれ、出力ブロック選択信号BSO2の周期は入力ブロック選択信号BSIの周期の2倍の128msになる。

したがってこの場合、注目しているブロックBK内の全メモリセルは 通常の2倍の128msの周期でリフレッシュされる。

(2.3) ヒューズFA及びFBがともに切断された場合

注目しているブロックBKに対応するブロックリフレッシュサイクル制御回路BRCCCにおいて、ヒューズFA及びFBがともに切断された場合、ヒューズ信号FAI及びFBIはともにHレベルになる。そのため、カウンタCTRは2ビットカウンタとして機能する。MSBのカウンタ出力信号FAOはLSBのカウンタ出力信号FBOの立ち上がりエッジに応じて繰り返しL又はHレベルに変化する。カウンタ出力信号FAO又はFBOがLレベルの間、ANDゲートANDは出力ブロック選択信号BSO3をLレベルに固定する。すなわち、カウンタ出力信号FAO又はFABがLレベルの間、Hレベルの入力ブロック選択信号BSIの出力プロック選択信号BSO3に現れない。よって、出力ブロック選択信号BSO3の周期は入力ブロック選択信号BSIの

10

15

20

25

周期の4倍の256msになる。

したがってこの場合、注目しているブロックBK内の全メモリセルは 通常の4倍の256msの周期でリフレッシュされる。

なお、カウンタCTRはカウンタ入力信号CINの立ち下がりエッジ F1~F5に応じてカウントアップされるが、リフレッシュイネーブル 信号REがHレベルになってから最初のカウンタ入力信号CINの立ち下がりエッジF0に応じてはリセットされ、カウンタ出力信号FAO及びFBOはともにHレベルになる。したがって、ヒューズFA又はFBが切断されていてもいなくても、リフレッシュモードに入ってから最初のリフレッシュは安全のために必ず行われる。

以上のように本実施の形態によれば、ブロックBKごとにリテンションテストを行い、256msのリテンションテストを合格したブロックBKについては256msのリフレッシュ周期を設定し、128msのリテンションテストを合格したブロックBKについては128msのリフレッシュ周期を設定し、それ以外のブロックBKについては64msのリフレッシュ周期を設定する。したがって、256msのリフレッシュ周期を設定したブロックBKではリフレッシュ電流は4分の1に低減され、128msのリフレッシュ周期を設定したブロックBKではリフレッシュ電流は2分の1に低減される。また、128個のブロックBKに適したリフレッシュ周期をそれぞれ設定することができるため、従来よりもきめ細かくリフレッシュ周期を設定することができる。しかも従来のDRAMに簡単なリフレッシュサイクル制御回路RCCCを追加するだけで、上記効果を得ることができる。

上記実施の形態ではブロック数は128個、リフレッシュ周期は64 msの2倍及び4倍であるが、これらは特に限定されない。たとえばカウンタCTRを3ビットにすればリフレッシュ周期は8倍、カウンタC

TRを4ビットにすればリフレッシュ周期は16倍になり、リフレッシュ周期の選択が増える。

本実施の形態によれば、リフレッシュ電流 I r は一般に次の式 (1) で与えられる。

5 I  $r = I b \times F 2 / Nb + I b / 2 \times F 4 / Nb + I b / 4 \times (Nb - F 2 - F 4) / Nb \cdots (1)$ 

ここで、Ibはリフレッシュ周期を64msにした場合の基本的なリフレッシュ電流、Fnはn×64msのリテンションテストで不合格になるブロックの数、Nbはブロックの総数である。

10 仮に128msのリテンションテストで12プロックが不合格になり、 256msのリテンションテストで26プロックが不合格になったとす ると、この場合のリフレッシュ電流Irは次の式(2)で得られる。

I  $r = I b \times 1 2/1 28 + I b/2 \times 26/1 28 + I b/4 \times (128-12-26)/128$ 

15 = I b ×  $(12/128+1/2×26/128+1/4×(128-12-26)/128) = 0.371 I b \cdots (2)$ 

この場合のリフレッシュ電流 I r は、リフレッシュ周期を一律に 6.4 m s とした場合の 3分の 1 近くになる。

# [第2の実施の形態]

20 図6を参照して、本発明の第2の実施の形態によるDRAMは、2個のメモリセルアレイMAを備える。各メモリセルアレイMAは、行及び列に配置された32M個のメモリセル(図示せず)と、行に配置された16K個のワード線WLと、列に配置された2K個のビット線対BLとを備える。各メモリセルアレイMAは32Mビットのメモリ容量を有する。各メモリセルアレイMAは32Mビットのメモリ容量を有すアレイS

10

15

20

UBは512Kビットのメモリ容量を有する。

図7を参照して、各サブアレイSUBは、512K個のメモリセル(図示せず)と、256個のワード線WLと、2K個のビット線対BLとを備える。2K個のビット線対BLにはそれぞれ2K個のセンスアンプSAが接続される。

図6に示した上下2個のメモリセルアレイMAの間には、図7に示すようにロウ系の周辺回路が配置される。ロウ系の周辺回路は、リフレッシュサイクル制御回路RCCCと、2個のロウデコーダRDと、2個の仮想ワード線デコーダ及びワード線ドライバ(以下、単に「ワード線ドライバ」という)VWDWLDと、制御回路CCとを備える。

リフレッシュサイクル制御回路RCCCは上下のサブアレイSUBの中央に設けられる。詳細は後述する。ロウデコーダRDはリフレッシュサイクル制御回路RCCCの両側に設けられる。上側のロウデコーダRDは上側のサブアレイSUB内にあるワード線WLをプリデコード信号に応答して選択する。下側のロウデコーダRDは下側のサブアレイSUBにあるワード線WLをプリデコード信号に応答して選択する。プリデコード信号はプリデコーダから与えられる。

このプリデコーダは本実施の形態では特に図示されていないが、基本的に図2に示した第1の実施の形態のプリデコーダPDEC1及びPDEC2と同じである。すなわち、プリデコーダはロウアドレス信号をデコードしてプリデコード信号を発生する。ロウアドレス信号としては、通常アクセス時に外部から入力された外部ロウアドレス信号が用いられ、リフレッシュ時には内部的に生成された内部ロウアドレス信号が用いられる。

25 ワード線ドライバVWDWLDはロウデコーダRDのさらに外側に設けられる。上側のワード線ドライバVWDWLDは上側のロウデコーダ

10

15

20

RDにより選択されたワード線WLを駆動する。下側のワード線ドライバVWDWLDは下側のロウデコーダRDにより選択されたワード線WLを駆動する。1回の動作で、2個のサプアレイSUBが同時に活性化され、4K個のメモリセルが一斉にリフレッシュされる。

リフレッシュサイクル制御回路RCCC、ロウデコーダRD及びワード線ドライバVWDWLDの詳細を図8に示す。本実施の形態の特徴はリフレッシュサイクル制御回路RCCCを設けた点であり、それ以外の構成は従来と同じある。

図8を参照して、ロウデコーダRDは、プリデコード信号ZL0に応答してサブアレイSUB、つまり256個のワード線WLを選択する。ロウデコーダRDはさらに、8ビットのプリデコード信号ZL1~ZL8に応答して、選択された256個のワード線WLの中から32個のワード線WLを選択する。サブアレイSUBは8個のプロックBK1~BK8に分割される。ブロックBK1~BK8の各々はこれら32個のワード線WLを含む。各メモリセルアレイMA全体は512(=64×8)個のブロックに分割される。

ロウデコーダRDはさらに、4ビットのプリデコード信号ZL9~Z L12に応答して、選択された32個のワード線WLの中から8個のワード線WLを選択する。これを実現するために、ロウデコーダRDは、ANDツリーを構成する8個のAND回路AND21~AND28を備える。たとえばAND回路AND28は、プリデコード信号ZL0、ZL8及びZL12の全てがHレベルのとき、対応する8個のワード線WLを選択する。

ワード線ドライバVWDWLDは、ロウアドレス信号の3ビットに応 25 答して各ワード線WLに供給される電源をオン又オフにし、これにより ロウデコーダRDにより選択された8個のワード線WLの中から1個の

10

15

20

25

ワード線WLを駆動する。

リフレッシュサイクル制御回路RCCCは、256個のサブアレイ用に64ms又は128msのリフレッシュ周期を設定し、512個のブロック用に64ms又は256msのリフレッシュ周期を設定する。リフレッシュサイクル制御回路RCCCは、プリデューダ(図示せず)から9ビットのプリデュード信号ZLIO~ZLI8を受け、9ビットのプリデュード信号ZLO~ZL8をロウデューダRDに与える。以下、リフレッシュサイクル制御回路RCCCに入力されるプリデュード信号をここから出力されるプリデュード信号ZLO~ZL8と区別するために特に「入力プリデュード信号」という。

リフレッシュサイクル制御回路RCCCは、9ビットのプリデコード信号ZLO~ZL8に対応して設けられた9個のブロックリフレッシュサイクル制御回路BRCCCO~BRCCC8を備える。各ブロックリフレッシュサイクル制御回路BRCCCi(i=0~8)は、入力プリデコード信号ZLIiを予め設定された分周比(1、1/2又は1/4)で分周し、その分周したプリデコード信号ZLiを出力する。各ブロックリフレッシュサイクル制御回路BRCCCiは、ヒューズ回路FCiと、分周器FDiとを備える。したがって、リフレッシュサイクル制御回路RCCC全体は、9個のヒューズ回路FC0~FC8と、それらに対応して設けられた9個の分周器FD0~FD8とを備える。

各ヒューズ回路FCiは、1個のプルアップ抵抗(図示せず)と、1個のヒューズ(図示せす)とを備える。すなわち、各ヒューズ回路FCiは、図4に示したヒューズ回路FCのうち1系統だけを備える。各ヒューズ回路FCiは、内部のヒューズが切断されていないときLレベルのヒューズ信号FIiを出力し、内部のヒューズが切断されたときHレベルのヒューズ信号FIiを出力する。ヒューズ回路FC0は、1又は

10

15

20

1/2の分周比を設定する。ヒューズ回路 $FC1\sim FC8$ は、1又は1/4の分周比を設定する。

各分周器FDiは、転送ゲートTiと、ラッチ回路LCiと、カウンタCTRiと、AND(論理積)ゲートANDiとを備える。これらの構成及び機能は、カウンタCTRiを除き、図3に示した分周器FDと同じである。分周器FD0は、ヒューズ回路FCに設定された分周比で入力プリデコード信号ZLI0を分周する。分周器FD1~FD8は、それぞれヒューズ回路FC1~FC8に設定された分周比で入力プリデコード信号ZLI0を分周する。

カウンタCTR 0は、リフレッシュイネーブル信号R EがHレベルに 活性化されかつヒューズ信号F I 0がHレベルになったとき活性化され、リフレッシュイネーブル信号R E 又はヒューズ信号F I 0がLレベルに なったとき非活性化される。活性化されたカウンタCTR 0は1ビット カウンタとして機能し、カウンタ入力信号C i n の立ち下がりエッジに 応答してカウントアップされ、1ビットのカウンタ出力信号C o u t 0 0を出力する。入力プリデュード信号ZLI0の立ち上がりエッジごと に、カウンタ出力信号C o u t 0 0なしたがってこの場合、ANDゲートAN D 0は入力プリデュード信号ZLI0を分周比1/2で分周する。一方、非活性化されたカウンタCTR 0はカウンタ出力信号C o u t 0 0をHレベルに固定する。したがってこの場合、ANDゲートAND 0は入力プリデュード信号ZLI0をそのままプリデュード信号ZLOとして出力する。換言すれば、ANDゲートAND 0は入力プリデュード信号ZLI0をそのままプリデュード信号ZLOとして出力する。換言すれば、ANDゲートAND 0は入力プリデュード信号ZLI0を分周比1で分周する。

25 カウンタCRTi( $i=1\sim8$ )は、リフレッシュイネーブル信号R EがHレベルに活性化されかつヒューズ信号FIiがHレベルになった

10

15

20

25

とき活性化され、リフレッシュイネーブル信号RE又はヒューズ信号FIiがLレベルになったとき非活性化される。活性化されたカウンタCTRiは2ビットカウンタとして機能し、カウンタ入力信号Cinの立ち下がりエッジに応答してカウントアップされ、2ビットのカウンタ出力信号Coutli,CoutOiを出力する。カウンタ出力信号CoutliがMSBで、カウンタ出力信号CoutOiがLSBである。入力プリデコード信号ZLIiの立ち上がりエッジごとに、カウンタ出力信号Coutli,CoutOiは「OO」→「O1」→「1O」→「11」と繰り返し変化する。したがってこの場合、ANDゲートANDは入力プリデコード信号ZLIiを分周比1/4で分周する。一方、非活性化されたカウンタCTRiはカウンタ出力信号Coutli及びCoutOiをともにHレベルに固定する。したがってこの場合、ANDゲートANDiは入力プリデコード信号ZLIiを分周比1で分周する。

なお、ヒューズ回路FC0~FC8はロウデコーダRDを形成するANDツリーの上に配置される。分周器FD0~FD8は図7中の制御回路CC内に配置される。このような配置を採用すれば、リフレッシュサイクル制御回路RCCCの追加によるチップ面積の増大を抑えることができる。

次に、このDRAMの動作を説明する。

64個のサプアレイSUBのうち128msのリテンションテストを合格したサブアレイSUBについては、そのサプアレイSUBに対応するヒューズ回路FC0のヒューズを切断する。さらに512個のプロックのうち256msのリテンションテストも合格したプロックBKj( $i=1\sim8$ )については、そのプロックBKjに対応するヒューズ回路

FCjのヒューズも切断する。残りのブロックBKk( $k=1\sim8$ )については、そのブロックBKkに対応するヒューズ回路FCkのヒューズを切断しない。

#### (1) 通常アクセス時

通常アクセス時には、リフレッシュイネーブル信号REがLレベルになり、全カウンタCTR0~CTR8が非活性化される。カウンタCTR0はカウンタ出力信号Cout00をHレベルに固定する。カウンタCTR1~CTR8はカウンタ出力信号Cout11, Cout01~Cout18, Cout08をそれぞれHレベルに固定する。したがって、リフレッシュサイクル制御回路RCCCは入力プリデコード信号ZLI0~ZLI8をそのままプリデコード信号ZLO~ZL8としてロウデコーダRDに与える。よって、このDRAMは、リフレッシュサイクル制御回路RCCCを持たない従来のDRAMは、リフレッシュサイクル制御回路RCCCを持たない従来のDRAMと同様に動作する。

#### (2) リフレッシュ時

20

25

15 以下、バーストリフレッシュを例に挙げ、その動作を図9及び図10 を参照して説明する。

パーストリフレッシュは256個のワード線WLを順次選択し、サブアレイSUB内の全メモリセルをリフレッシュする。このバーストリフレッシュ時には、図9及び図10に示すように、リフレッシュイネーブル信号REは64msの周期で、256個のワード線WLを選択する間ずっとHレベルになる。

# (2.1)全ヒューズ回路が切断されていない場合(図9)

ヒューズ回路FCO~FC8の全ヒューズが切断されていない場合、 図9に示すように、全ブロックリフレッシュサイクル制御回路BRCC CO~BRCCC8は入力プリデコード信号ZLIO~ZLI8をその ままプリデコード信号ZLO~ZL8としてロウデコーダRDに与える。 **5** .

10

15

20

25

したがって、リフレッシュイネープル信号REがHレベルの間に、プリデコード信号ZL0はずっとHレベルになり、プリデコード信号ZL1~ZL8は順次Hレベルになる。各プリデコード信号ZLi(i=1~8)がHレベルの間、対応するブロックBKiが選択され、そのプロックBKi内の32個のワード線WLが順次選択され、これによりそのブロックBKi内の全メモリセルがリフレッシュされる。プリデコード信号ZL1~ZL8はいずれも64msの周期でHレベルになるので、サブアレイSUB内の全メモリセルは通常通り64msの周期でリフレッシュされる。

(2.2) ヒューズ回路FCO及びFC3が切断された場合(図10)

リテンションテストの結果、サブアレイSUB内の全メモリセルのデータ保持時間が128ms以上の場合、ヒューズ回路FCOのヒューズを切断する。さらに、たとえばブロックBK3内の全メモリセルのデータ保持時間が256ms以上の場合、ヒューズ回路FC3のヒューズを切断する。

この場合、図10に示すように、ブロックリフレッシュサイクル制御 回路BRCCC1, BRCCC2, BRCCC4~BRCCC8は入力 プリデコード信号ZLI1, ZLI2, ZLI4~ZLI8をそのまま プリデコード信号ZL1, ZL2, ZL4~ZL8としてロウデコーダ RDに与えるが、ブロックリフレッシュサイクル制御回路BRCCC0 は入力プリデコード信号ZLI0を分周比1/2で分周し、ブロックリフレッシュサイクル制御回路BRCCC3は入力プリデコード信号ZLI3を分周比1/4で分周する。したがって、プリデコード信号ZL1, ZL2, ZL4~ZL8の周期は64msのままであるが、プリデコード信号ZL13のド信号ZL0の周期は128msになり、プリデコード信号ZLI3の

15

20

周期は256msになる。

プリデコード信号ZLOの周期が128msになるので、サブアレイSUBは128msの周期でしか選択されない。したがって、プリデコード信号ZLOがLレベルの間にプリデコード信号ZL1, ZL2, ZL4~ZL8がHレベルになっても、プロックBK1, BK2, BK4~BK8は選択されない。その結果、プロックBK1, BK2, BK4~BK8はプリデコード信号ZLOの周期128msでリフレッシュされ、プロックBK3はプリデコード信号ZLOの周期128msでリフレッシュされ、プロックBK3はプリデコード信号ZL3の周期256msでリフレッシュされる。

10 本実施の形態では8個の3入力ANDゲートAND1~AND8を用いているが、これに代えて8個の4入力ANDゲートを用い、ANDゲートAND0から出力されるプリデコード信号ZL0をロウデコーダRDに代えてこれら8個の4入力ANDゲートに共通に与えるようにしてもよい。この場合の動作は上記と同じである。

以上のように第2の実施の形態によれば、最短データ保持時間が128ms以上のサブアレイSUBについてはヒューズ回路FC0を切断することによりこのサブアレイSUBのリフレッシュ周期を通常の2倍の128msに設定することができる。さらにこのサブアレイSUBのうち最短データ保持時間が256ms以上のブロックについては対応するヒューズ回路を切断することによりそのブロックのリフレッシュ周期を通常の4倍の256msに設定することができる。したがって、リフレッシュ周期を通常よりも長く設定したサブアレイやブロックにおいてはリフレッシュに必要な消費電力を低減することができる。

また、従来の方式では8個のプロックBK1~BK8のうち1個でも 25 最短データ保持時間が128~256msであれば、たとえ他のプロッ クの最短データ保持時間が256ms以上であっても、サブアレイSU

20

B全体のリフレッシュ周期を128msに設定しなければならない。しかし本実施の形態では、サブアレイ、ブロックの順にリフレッシュ周期を階層的に設定することができるので、最短データ保持時間が128~256msのプロックのリフレッシュ周期のみを128msに設定し、その他のブロックのリフレッシュ周期を256msに設定することができる。その結果、その他のブロックにおけるリフレッシュに必要な消費電力を従来よりも低減することができる。しかも、従来のDRAMにリフレッシュサイクル制御回路RCCCを追加するだけで上記のような効果を得ることができる。

10 本実施の形態によれば、リフレッシュ電流 I r は一般に次の式 (3) で与えられる。

 $I r = I b \times F 2 / Nb 1 + I b / 2 \times F 4 / Nb 2 + I b / 4 \times (Nb 2 - F 4 - F 2 \times Nb 2 / Nb 2) / Nb 2 \cdots (3)$ 

 ここで、Ib及びFnは上記式(1)と同じである。Nbnはn×6
 4msのリフレッシュ周期でリテンションテストを行うときに適用する ブロックの総数である。

仮に128msのリテンションテストで64プロックのうち10プロックが不合格になり、256msのリテンションテストで512プロックのうち100プロックが不合格になったとすると、この場合のリフレッシュ電流Irは次の式(4)で得られる。

I  $r = I b \times 10/64 + I b/2 \times 100/512 + I b/4 \times (512-100-10 \times 512/64) / 512$ 

 $= I b \times (10/64 + 1/2 \times 100$ 

 $/512+1/4\times332/512$ ) = 0. 416 I b ... (4)

25 この場合のリフレッシュ電流は、リフレッシュ周期を一律に64ms とした場合の半分以下になる。

10

15

ただし、これは128msのリテンションテストで不合格になる10 ブロックと、256msのリテンションテストで不合格になる100プロックとが全く重複しない最悪の場合である。仮に256msのリテンションテストで不合格になる100プロックのうち80プロックが128msのリテンションテストで不合格になる10プロックに既に含まれていたとすると、256msのリテンションテストで不合格になるのは実質20プロックしかない。よって、この場合のリフレッシュ電流Ir は次の式(5)で得られる。

I  $r = I b \times (10/64 + 1/2 \times 20/512 + 1/4 \times 412$ /512) = 0. 376 I b ... (5)

この場合のリフレッシュ電流 Irは、リフレッシュ周期を一律に64msとした場合の3分の1近くになる。

# [第3の実施の形態]

本第3の実施の形態は、上記第2の実施の形態と同じ機能を実現する ものであるが、回路構成が異なる。

本実施の形態では図11に示すように、ヒューズ回路FCOはあるが、分周器FDOはない。したがって、入力プリデコード信号ZLIOは常にそのままプリデコード信号ZLOとしてロウデコーダRDに与えられる。ヒューズ回路FCOから出力されたヒューズ信号FIOは8個のカウンタCTR1~CTR8全でに与えられる。ヒューズ回路FCOが切断され、ヒューズ信号FIOがHレベルになると、カウンタCTR1~CTR8はLSBのカウンタ出力信号CoutO1~CoutO8をイネーブルする。ヒューズ回路FC1~FC8が切断され、ヒューズ信号FI1~FI8がHレベルになると、カウンタCTR1~CTR8はMSBのカウンタ出力信号Cout11~Cout18をイネーブルする。

10

15

20

25

リテンションテストの結果、全ブロックBK1~BK8の最短データ保持時間が128ms以上の場合、ヒューズ回路FC0を切断する。さらに、たとえばブロックBK8の最短データ保持時間が256ms以上の場合、ヒューズ回路FC8も切断する。この場合、Hレベルのヒューズ信号FI0に応答して全カウンタCTR1~CTR8のカウンタ出力信号Cout01~Cout08がイネーブルされ、Hレベルのヒューズ信号FI8に応答してカウンタCTR8のカウンタ出力信号Cout18がイネーブルされる。したがって、カウンタCTR8のみが2ビットカウンタとして機能し、他のカウンタCTR1~CTR7は1ビットカウンタとして機能し、他のカウンタCTR1~CTR7は1ビットカウンタとして機能する。よって、分周器FD8のみが入力プリデコード信号ZLI8を分周比1/4で分周し、他の分周器FD1~FD7は入力プリデコード信号ZLI7を分周比1/2で分周する。

以上の結果、図12に示すように、プリデコード信号ZL1~ZL7は128msの周期でHレベルになり、プリデコード信号ZL8は256msの周期でHレベルになる。そのため、プロックBK1~BK7は通常の2倍の周期でリフレッシュされ、プロックBK8は通常の4倍の周期でリフレッシュされる。

#### [第4の実施の形態]

本第4の実施の形態は、上記第3の実施の形態とブロック構成が異なる。上記実施の形態3では各ブロック内の32個のワード線WLは1箇所に集中しているのに対し、本実施の形態では8個ごとに4箇所に分散している。

本実施の形態では図13に示すように、ロウデコーダRDは、4個のANDゲートAND41~AND44を含むANDツリーで構成される。ロウデコーダRDは、プリデコード信号ZL0に応答して256個のワード線WLを選択する。ロウデコーダRDはさらに、選択された256

10

15

20

25

個のワード線WLの中から32個のワード線WLをプリデコード信号ZL1~ZL8に応答して選択する。ロウデコーダRDはさらに、選択された32個のワード線WLの中から8個のワード線WLをプリデコード信号ZL9~ZL12に応答して選択する。たとえばプリデコード信号ZL8がHレベルになった場合、ANDゲートAND41~AND44の各々は対応する8個のワード線WLを選択する。このとき選択された32個のワード線WLがブロックBK8を構成する。

データ保持時間の短いメモリセルが1箇所に集中している場合には上 記第3の実施の形態の方が好ましいが、分散している場合には本第4の 実施の形態の方が好ましい。

本実施の形態のリフレッシュサイクル制御回路RCCCは上記第3の 実施の形態と同じであるが、上記第2の実施の形態と同じにしてもよい。

また上記第2~4の実施の形態では、128msのリフレッシュ周期を64ブロック(サブアレイ)に分けて設定し、256msのリフレッシュ周期を512ブロックに分けて設定しているが、リフレッシュ周期設定の階層数、リフレッシュ周期の種類、ブロック数などは全て例示であって、特に限定されるものではない。たとえばカウンタのビット数を3ビット、4ビットなどと増やせば、リフレッシュ周期の種類も512ms、1024msなどと増やすことができる。

また上記2階層方式では256個のワード線当たり9個のヒューズを設けているが、32個のワード線当たり2個のヒューズ、つまり256個のワード線当たり16個のワード線を設ければ、各2ビットカウンタの出力をイネーブルすることができ、その結果、32個のワード線からなるブロックごとに64ms、128ms及び256msという3種類のリフレッシュ周期を選択することができる。

以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。

10

# 請求の範囲

1. ダイナミック型半導体記憶装置であって、

複数のブロックに分割されたメモリセルアレイと、

ロウアドレス信号をデコードしてプロック選択信号を発生するブロックデコーダと、

前記ブロック選択信号に応答して前記ブロックを選択するロウデコー ダと、

前記プロック選択信号を予め設定された分周比で分周して、前記ロウ デコーダによって選択されるブロックにリフレッシュ周期を設定するた めのリフレッシュサイクル制御回路と、を含むダイナミック型半導体記 憶装置。

2. 前記リフレッシュサイクル制御回路は、

前記分周比を設定するヒューズ回路と、

前記ヒューズ回路に設定された分周比で前記プロック選択信号を分周 15 する分周器とを含む、請求項1に記載のダイナミック型半導体記憶装置。

- 3. 前記分周比は、前記選択されるブロック内のメモリセルアレイの リテンション時間に応じて設定される、請求項1または請求項2に記載 のダイナミック型半導体記憶装置。
- 20 4. ダイナミック型半導体記憶装置であって、

複数のメモリセルを含むメモリセルアレイであって、前記メモリセル アレイは複数の第1階層ブロックに分割され、前記第1階層ブロックの 各々はさらに複数の第2階層ブロックに分割される、メモリセルアレイ と、

25 前記第1階層ブロック用に第1のリフレッシュ周期を設定し、前記第 2階層ブロック用に第2のリフレッシュ周期を設定するリフレッシュ周

10

20

期設定手段と、を含むダイナミック型半導体記憶装置。

- 5. さらに、前記第1階層ブロックを第1のブロック選択信号に応答して選択し、その選択された第1階層ブロック内の前記第2階層ブロックを第2のブロック選択信号に応答して選択するロウデコーダを有し、前記リフレッシュ周期設定手段は、
- 前記第1のブロック選択信号を予め定められた第1の分周比で分周する第1の分周器と、

前記第2のプロック選択信号を予め定められた第2の分周比で分周する第2の分周器とを含む、請求項4に記載のダイナミック型半導体記憶 装置。

6. 前記リフレッシュ周期設定手段はさらに、

前記第1の分周比を設定する第1のヒューズ回路と、


前記第2の分周比を設定する第2のヒューズ回路とを含む、請求項5 に記載のダイナミック型半導体記憶装置。

- 15 7. 前記第1及び第2のヒューズ回路は前記ロウデコーダ上に形成されることを特徴とする、請求項6に記載のダイナミック型半導体記憶装置。
  - 8. さらに、前記第1階層ブロックを第1のブロック選択信号に応答して選択し、その選択された第1階層ブロック内の前記第2階層ブロックを第2のブロック選択信号に応答して選択するロウデコーダを有し、前記リフレッシュ周期設定手段は、


前記第2のブロック選択信号を予め定められた第1又は第2の分周比で分周する分周器を含む、請求項4に記載のダイナミック型半導体記憶 装置。

25 9. 前記リフレッシュ周期設定手段はさらに、 前記第1又は第2の分周比を設定するヒューズ回路を含む、請求項8 に記載のダイナミック型半導体記憶装置。


10. 前記第1又は第2の分周比は、前記選択されるブロック内のメモリセルアレイのリテンション時間に応じて設定される、請求項9に記載のダイナミック型半導体記憶装置。




第 1 図



第2図




第3図




<u>FC</u>

第 4 図




等の図





第 6 図

7/13




第7図







第り図




第10図

11/13





第12図



第一の図

## INTERNATIONAL SEARCH REPORT

International application No.

Int. Cl  Gilcil/406  According to International Patent Classification (IPC) or to both national classification and IPC  B. FIELDS SEARCHED  Minimum documentation searched (classification system followed by classification symbols)  Int. Cl  Gilcil/406  Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho  1922-1996 Jitsuyo Shinan Toroku Koho 1994-2004  Kokai Jitsuyo Shinan Koho  1971-2004 Toroku Jitsuyo Shinan Koho 1994-2004  Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)  C. DOCUMENTS CONSIDERED TO BE RELEVANT  Category* Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No.  Y JP 8-306184 A (Hitachi, Ltd.), 22 November, 1996 (22.11.96), Full. text; all drawings a US 562998 A a TW 441103 A b KR 407024 B  Y JP 2002-150770 A (NEC Corp.), 24 May, 2002 (24.05.02), Full text; all drawings a Wo 2002/019340 Al  & KR 2003028827 A b EP 1335383 Al  & TW 517235 A b CN 1452773 A & US 2004/0041173 Al     With the comments are listed in the continuation of Box C.	A CT ACCOUNT	0.1000		PCT/JP2	2004/005275
B. FIELDS SEARCHED   Minimum documentation asserbed (classification system followed by classification symbols)   Int. cl.   G11C11/406	Int.Cl	CATION OF SUBJECT MATTER  7 G11C11/406			
Minimum documentation searched (classification system followed by classification symbols)   Int. C1   G1lC11/406			onal classification and IPC		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched  Jitsuyo Shinan Koho  1922–1996  Jitsuyo Shinan Toroku Koho  1996–2004  Toroku Jitsuyo Shinan Koho  1994–2004  Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)  C. DOCUMENTS CONSIDERED TO BE RELEVANT  Category*  Citation of document, with indication, where appropriate, of the relevant passages  Relevant to claim No.  Y  JP 8–306184 A (Hitachi, Ltd.), 22 November, 1996 (22.11.96), Full text; all drawings 6 US 5629898 A 6 KR 407024 B  Y  JP 2002–150770 A (NEC Corp.), Full text; all drawings 6 WO 2002/019340 A1 6 KR 2003028827 A 6 EP 1335383 A1 6 TW 517235 A 6 CN 1452773 A 6 US 2004/0041173 A1   X  Further documents are listed in the continuation of Box C.  Special categories of cited documents:  """  Comment which may throw doubts on priority claim(s) or which is cited to exhibit the published on or after the international filing date or priority claim(s) or which is cited to exhibit the published on or or ordinated or or ordinated ordin					
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2004 Kokal Jitsuyo Shinan Koho 1971-2004 Toroku Jitsuyo Shinan Koho 1996-2004 Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)  C. DOCUMENTS CONSIDERED TO BE RELEVANT  Category* Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No.  Y JP 8-306.184 A (Hitachi, Ltd.), 22 November, 1996 (22.11.96), Full text; all drawings 6 US 5629898 A TW 441103 A 6 KR 407024 B  Y JP 2002-150770 A (NEC Corp.), 24 May, 2002 (24.05.02), Full text; all drawings 6 WO 2002/019340 A1 6 KR 2003028827 A 6 EP 1335383 A1 6 TW 517235 A 6 CN 1452773 A 6 US 2004/0041173 A1  EVALUATE A COMMENT OF THE ACT OF THE A	Minimum docum	mentation searched (classification system followed by	classification symbols)		
Second and provided the second and provided and provided the second and provided and provided the second and provided the se	1110.01	GIICII/ 400			
Second and provided the second and provided and provided the second and provided and provided the second and provided the se	Documentation :	searched other than minimum documentation to the ex	stent that such documents a	re included in the	Galda assert at
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)  C. DOCUMENTS CONSIDERED TO BE RELEVANT  Category* Citation of document, with indication, where appropriate, of the relevant passages  Relevant to claim No.  Y JP 8-306184 A (Hitachi, Ltd.), 22 November, 1996 (22.11.96), Full text; all drawings 6 US 5629898 A 6 TW 441103 A 6 KR 407024 B  Y JP 2002-150770 A (NEC Corp.), Full text; all drawings 6 W0 2002/019340 Al 6 KR 2003028827 A 6 EP 1335363 Al 6 TW 517235 A 6 CN 1452773 A 6 US 2004/0041173 Al   X Special categories of cited documents: document defining the general state of the at which is not considered of course which may thow doubts on priority claim(s) or which is included to extend the publication of application or other means document which may thow doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special resonance (see specified)  "I" document which may thow doubts on priority claim(s) or which is cited to establish the publication of the international fling date but later than document treftring to an oral disclosure, use, exhibition or other means document published prior to the international fling date but later than the priority date claimed  """ document uplosting driver to the international fling date but later than the priority date claimed  """ and the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of mailing address of the ISA/ Japanese Patent Office  Telephone No.	02000	PHILITI 1010 1922–1996	Jitsuyo Shinan Tor	oku Koho	1996-2004
C. DOCUMENTS CONSIDERED TO BE RELEVANT  Category*  Citation of document, with indication, where appropriate, of the relevant passages  Relevant to claim No.  1-3  Y JP 8-306184 A (Hitachi, Ltd.), Full text; all drawings 6 US 5629898 A 6 KR 407024 B  Y JP 2002-150770 A (NEC Corp.), 24 May, 2002 (24.05.02), Full text; all drawings 8 WO 2002/019340 A1 6 KR 2003028827 A 6 EP 1335383 A1 6 TW 517235 A 6 CN 1452773 A 6 US 2004/0041173 A1  Further documents are listed in the continuation of Box C.  Special categories of cited documents: "Counted defining the general state of the art which is not considered to be of particular relevance." "Special categories of cited documents: "Counted defining the general state of the art which is not considered to be of particular relevance. "See patent family annex.  The document defining the general state of the art which is not considered to be of particular relevance. "See patent family annex.  The document defining the general state of the art which is not considered to considered to complete the policies of the patent but published on or after the international filing date or priority date and not in conflict with the application or place to complete the priority date claimed invention cannot be considered to involve an inventive and invention cannot be considered to involve an inventive and invention cannot be considered to involve an inventive and counted to involve an invent		itsuyo Shinan Koho 1971—2004 1	Toroku Jitsuyo Shi	nan Koho	1994-2004
C. DOCUMENTS CONSIDERED TO BE RELEVANT  Category*  Citation of document, with indication, where appropriate, of the relevant passages  Relevant to claim No.  1-3  Y JP 8-306184 A (Hitachi, Ltd.), Full text; all drawings 6 US 5629898 A 6 KR 407024 B  Y JP 2002-150770 A (NEC Corp.), 24 May, 2002 (24.05.02), Full text; all drawings 8 WO 2002/019340 A1 6 KR 2003028827 A 6 EP 1335383 A1 6 TW 517235 A 6 CN 1452773 A 6 US 2004/0041173 A1  Further documents are listed in the continuation of Box C.  Special categories of cited documents: "Counted defining the general state of the art which is not considered to be of particular relevance." "Special categories of cited documents: "Counted defining the general state of the art which is not considered to be of particular relevance. "See patent family annex.  The document defining the general state of the art which is not considered to be of particular relevance. "See patent family annex.  The document defining the general state of the art which is not considered to considered to complete the policies of the patent but published on or after the international filing date or priority date and not in conflict with the application or place to complete the priority date claimed invention cannot be considered to involve an inventive and invention cannot be considered to involve an inventive and invention cannot be considered to involve an inventive and counted to involve an invent	Electronic data b	pase consulted during the international search (name o	f data base and where prac	ticable search to	-ma yaad)
Category* Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No.  Y JP 8-306184 A (Hitachi, Ltd.), 22 November, 1996 (22.11.96), Full text; all drawings 6 US 5629898 A 6 TW 441103 A 6 KR 407024 B  Y JP 2002-150770 A (NEC Corp.), 24 May, 2002 (24.05.02), Full text; all drawings 6 WO 2002/019340 All 6 KR 2003028827 A 6 EP 1335383 All 6 TW 517235 A 6 CN 1452773 A 6 US 2004/0041173 All  X Further documents are listed in the continuation of Box C.  * Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance. "E" earlier application or patent but published on or after the international fling date or priority date and not in conflict with the application but cited to establish the publication date of another citation or other means pecial reason (as specified) "C" document referring to an oral disclosure, use, exhibition or other means the priority date claimed "C" document referring to an oral disclosure, use, exhibition or other means the priority date claimed "Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Telephone No.					
Y  JP 8-306184 A (Hitachi, Ltd.), 22 November, 1996 (22.11.96), Full text; all drawings & US 5629898 A & TW 441103 A & KR 407024 B  Y  JP 2002-150770 A (NEC Corp.), 24 May, 2002 (24.05.02), Full text; all drawings & WO 2002/019340 A1 & KR 2003028827 A & EP 1335383 A1 & TW 517235 A & CN 1452773 A & US 2004/0041173 A1   X Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance.  "E" carier application or patent but published on or after the international filing date to to be of particular relevance.  "C" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" O"					
22 November, 1996 (22.11.96), Full text; all drawings & US 5629898 A & KR 407024 B  Y  JP 2002-150770 A (NEC Coxp.), 24 May, 2002 (24.05.02), Full text; all drawings & WO 2002/019340 Al & KR 2003028827 A & EP 1335583 Al & TW 517235 A & CN 1452773 A & US 2004/0041173 Al   See patent family annex.  * Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance. "E" carlier application or patent but published on or after the international filing date or priority date claimed. "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other means because the priority date claimed. "O' document referring to a noral disclosure, use, exhibition or other means begoin the publication of the international filing date to the priority date claimed. "O' document referring to a noral disclosure, use, exhibition or other means being obvious to a person skilled in the art """ "O' document referring to a noral disclosure, use, exhibition or other means the priority date claimed. "P" document referring to a noral disclosure, use, exhibition or other means the priority date claimed. "P" document referring to a noral disclosure, use, exhibition or other means being obvious to a person skilled in the art """ "Comment of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is taken alone """ "O' document referring to a noral disclosure, use, exhibition or other means the priority date claimed. "D' document referring to a noral disclosure, use, exhibition or other means being obvious to a person skilled in the art ""."  "O' document referring to a noral disclosure				passages	Relevant to claim No.
Further documents are listed in the continuation of Box C.  Special categories of cited documents:  "Comment defining the general state of the art which is not considered to be of particular relevance."  "Special categories of cited documents:  "Comment which may throw doubts on priority claim(s) or which is special reason (as specified)  "Comment treferring to an oral disclosure, use, exhibition or other means the priority date claimed comment tegbring to an oral disclosure, use, exhibition or other means the priority date claimed."  Date of the actual completion of the international Special reactual completion of the international Special reactual completion of the international Special reacting to an oral disclosure, use, exhibition or other means the priority date claimed."  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Name and mailing address of the ISA/ Japanese Patent Office  Talenbane No.	· Y	JP 8-306184 A (Hitachi, Ltd	.),		1-3
Y  JP 2002-150770 A (NEC Corp.), 24 May, 2002 (24.05.02), Full text; all drawings & WO 2002/019340 A1 & KR 2003028827 A & EP 1335383 A1 & TW 517235 A & CN 1452773 A & US 2004/0041173 A1  Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance. "B" earlier application or patent but published on or after the international filing date or priority date dained with the application but cited to understand the principle or theory underlying the invention expectal reason (as specified)  Courage tractions as specified or prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of mailing address of the ISA/ Japanese Patent Office  Tatentons No.	]	Full text; all drawings	,	l	
Y  JP 2002-150770 A (NEC Corp.), 24 May, 2002 (24.05.02), Full text; all drawings  WO 2002/019340 Al & KR 2003028827 A EP 1335383 Al & TW 517235 A CN 1452773 A & US 2004/0041173 Al  Further documents are listed in the continuation of Box C.  Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance. "E" cardier application or patent but published on or after the international filing date or priority died to stablish the publication date of another citation or other special reason (as specified) "C" document referring to an oral disclosure, use, exhibition or other special reason (as specified) "C" document referring to an oral disclosure, use, exhibition or other means "" "Butter document upblished after the international filing date or priority date of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "" "" "Comment of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is taken alone "" "" "" "Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of mailing address of the ISA/ Japanese Patent Office  Talenbara No.		& US 5629898 A & TV	V 441103 A	İ	
24 May, 2002 (24.05.02), Full text; all drawings  & WO 2002/019340 All & KR 2003028827 A  & EP 1335383 All & TW 517235 A  & CN 1452773 A & US 2004/0041173 All		& KR 407024 B			
Full text; all drawings & WO 2002/019340 Al & KR 2003028827 A & EP 1335383 Al & TW 517235 A & CN 1452773 A & US 2004/0041173 Al     X   Further documents are listed in the continuation of Box C.	Y	JP 2002-150770 A (NEC Corp.)	),		1÷3
See patent family annex.	}	Full text; all drawings			
Further documents are listed in the continuation of Box C.  * Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance.  "B" earlier application or patent but published on or after the international filing date  "C" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of mailing address of the ISA/ Japanese Patent Office  Eassimile No.		& WO 2002/019340 A1 & KF	R 2003028827 A		
Further documents are listed in the continuation of Box C.  * Special categories of cited documents:  "A" Special categories of cited documents:  "be document defining the general state of the art which is not considered to be of particular relevance.  "e" earlier application or patent but published on or after the international filing date  "C" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other means document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of mailing address of the ISA/ Japanese Patent Office  Sees patent family annex.  "" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such document is combined with one or more other such document is combined with one or more other such document is combined with one or more other such document is combined with one or more other such document is combined with one or more other such document is combined with one or more other such document of the same patent family  Date of the actual completion of the international search report  03 August, 2004 (03.08.04)  Authorized officer		& EP 1335383 A1 & TW	7 517235 A		
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance.  "E" earlier application or patent but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of the actual completion of the international search Japanese Patent Office  Facsimile No.  See patent family annex.  "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone  "Y" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  "W"  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of mailing of the international search report 03 August, 2004 (03.08.04)  Authorized officer  Telephone No.		& CN 14527/3 A & US	3 2004/0041173 <i>1</i>	A1	
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance.  "E" earlier application or patent but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of the actual completion of the international search Japanese Patent Office  Facsimile No.  See patent family annex.  "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone  "Y" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  "W"  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of mailing of the international search report 03 August, 2004 (03.08.04)  Authorized officer  Telephone No.					
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance.  "E" earlier application or patent but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of the actual completion of the international search Japanese Patent Office  Facsimile No.  See patent family annex.  "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone  "Y" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  "W"  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of mailing of the international search report 03 August, 2004 (03.08.04)  Authorized officer  Telephone No.				ļ	
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance.  "E" earlier application or patent but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of the actual completion of the international search Japanese Patent Office  Facsimile No.  See patent family annex.  "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone  "Y" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  "W"  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of mailing of the international search report 03 August, 2004 (03.08.04)  Authorized officer  Telephone No.	Ī		٠		•
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance.  "E" earlier application or patent but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of the actual completion of the international search Japanese Patent Office  Facsimile No.  See patent family annex.  "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone  "Y" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  "W"  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of mailing of the international search report 03 August, 2004 (03.08.04)  Authorized officer  Telephone No.					
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance.  "E" earlier application or patent but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of the actual completion of the international search Japanese Patent Office  Facsimile No.  See patent family annex.  "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone  "Y" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  "W"  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of mailing of the international search report 03 August, 2004 (03.08.04)  Authorized officer  Telephone No.					
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance.  "E" earlier application or patent but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Name and mailing address of the ISA/  Japanese Patent Office  "I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention cannot be considered novel or particular relevance; the claimed inventive step when the document is document published prior to the international filing date but later than the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family  Date of mailing of the international search report 03 August, 2004 (03.08.04)  Authorized officer  Telephone No.	× Further doc	ruments are listed in the continuation of Roy C			
"A" document defining the general state of the art which is not considered to be of particular relevance.  "E" earlier application or patent but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Name and mailing address of the ISA/  Japanese Patent Office  "A" document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention  document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art  document member of the same patent family  Date of mailing of the international search report  O3 August, 2004 (03.08.04)  Authorized officer  Telephone No.			<del></del>		
the principle or theory underlying the invention  document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone  "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  "E" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family  Date of the actual completion of the international search  20 July, 2004 (20.07.04)  Date of mailing of the international search report  03 August, 2004 (03.08.04)  Authorized officer  Telephone No.	"A" document de	fining the general state of the art which is not considered		hed after the intern	ational filing date or priority
document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Name and mailing address of the ISA/ Japanese Patent Office  Considered novel or cannot be considered to involve an inventive step when the document is taken alone  document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family  Date of mailing of the international search report 03 August, 2004 (03.08.04)  Authorized officer  Telephone No.	to be of bartic	ular relevance.	are bruicipie or meory	underlying the invi	ention
cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of mailing address of the ISA/  Japanese Patent Office  Step when the document is taken alone  "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family  Date of mailing of the international search report 03 August, 2004 (03.08.04)  Authorized officer  Telephone No.	ming date		constuered novel or	cannot be consider	imed invention cannot be
special reason (as specified)  document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Name and mailing address of the ISA/  Japanese Patent Office  Telephone No.	cited to estab	IIISD IDE DIIDIICATION date of another citation or other	step when the docume	ent is taken alone	
document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Date of more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family  Date of mailing of the international search 03 August, 2004 (03.08.04)  Name and mailing address of the ISA/ Japanese Patent Office  Telephone No.	special reason	(as specified)	considered to involv	e an inventive cte	on when the document is
Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Name and mailing address of the ISA/ Japanese Patent Office  "&" document member of the same patent family  Date of mailing of the international search report 03 August, 2004 (03.08.04)  Authorized officer  Telephone No.	"P" document put	plished prior to the international filing data but later them	complified with one or	more other such do	cuments such combination
Date of the actual completion of the international search 20 July, 2004 (20.07.04)  Name and mailing address of the ISA/ Japanese Patent Office  Date of mailing of the international search report 03 August, 2004 (03.08.04)  Authorized officer  Telephone No.	the priority da	te claimed	"&" document member of	the same patent fan	nily
20 July, 2004 (20.07.04)  Name and mailing address of the ISA/ Japanese Patent Office  Telephone No.	Deta-Cile and I also an				
Name and mailing address of the ISA/ Japanese Patent Office  Facsimile No.  Authorized officer  Telephone No.	20 July	, 2004 (20.07.04)	Date of mailing of the int	ernational search	report
Japanese Patent Office  Facsimile No.  Telephone No.	4.	(====,	os August,	∠UU4 (03.	U8.04)
Japanese Patent Office  Facsimile No.  Telephone No.	Name and mailing	address of the ISA/	Authorized ass		
Facsimile No. Telephone No. Telephone No.	Japanes	Patent Office	Audionzed officer		
orm PCT/ISA/210 (second sheet) (January 2004)	Facsimile No.		Talani ar		
	orm PCT/ISA/210	(second sheet) (January 2004)	i elephone No.		

## INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/005275

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim
	JP 6-89571 A (NEC Corp.), 29 March, 1994 (29.03.94), Full text; all drawings (Family: none)	2
Α.	WO 1996/028825 Al (Hitachi, Ltd.), 19 September, 1996 (19.09.96), Full text; all drawings (Family: none)	1-3
A	JP 2001-43677 A (Hitachi, Ltd.), 16 February, 2001 (16.02.01), Full text; all drawings (Family: none)	1-3
<b>A</b>	JP 9-231748 A (Nittetsu Semiconductor Kabushiki Kaisha), 05 September, 1997 (05.09.97), Full text; all drawings & US 5644545 A & EP 790620 A2 & KR 97062910 A	1-3
A	JP 5-109268 A (Sharp Corp.), 30 April, 1993 (30.04.93), Full text; all drawings (Family: none)	1-3
<b>A</b> .	JP 4-34794 A (NEC Corp.), 05 February, 1992 (05.02.92), Full text; all drawings & JP 2959046 B2	1-3
A	JP 3-250489 A (NEC Corp.), 08 November, 1991 (08.11.91), Full text; all drawings (Family: none)	1-3
A	JP 11-96790 A (International Business Machines Corp.), 09 April, 1999 (09.04.99), Full text; all drawings & EP 892349 A2 & CN 1205521 A1 & US 5978931 A & KR 99013406 A & SG 79234 A1 & KR 305934 B & TW 461994 A & EP 892349 B1 & DE 69811571 E	4-10

## INTERNATIONAL SEARCH REPORT

International application No.

C (Continuation	a). DOCUMENTS CONSIDERED TO BE RELEVANT	CT/JP2004/005275
Category*		
A	Citation of document, with indication, where appropriate, of the relevant pass  JP 11-96799 A (International Business Machine	
	Corp.), 09 April, 1999 (09.04.99), Full text; all drawings & EP 892350 A2 & US 5881003 A & KR 99013942 A & TW 410288 A & KR 305936 B & EP 892350 B1 & DE 69811155 E	es 4-10
A	JP 2001-60400 A (Toshiba Corp.), 06 March, 2001 (06.03.01), Full text; all drawings (Family: none)	4-10
PCT/ISA/210 (	continuation of second sheet) (January 2004)	

A. 発明の	原子ス人野の八海(同欧社会八海(アカウ)				
A. 発明の属する分野の分類 (国際特許分類 (IPC))					
IntC	IntCl' G11C11/406				
B. 調査を	行った分野				
調査を行った	最小限資料(国際特許分類(IPC))				
IntC	l' G11C11/406		•		
1	7 611011/406	•			
自. J. IZE X/R JOL 13.	Al Wholet office to		<del> </del>		
取小胶食科以	外の資料で調査を行った分野に含まれるもの 「案公報 1922-1996年	•	•		
日本国公開実	第二章				
日本国実用新	用新案公報 1971-2004年 案登録公報 1996-2004年				
日本国登録美	用新案公報 1994-2004年				
国際調査で使用	用した電子データベース(データベースの名称	、調査に使用した用語)			
		, , , , , , , , , , , , , , , , , , ,			
C 関連する   引用文献の	ると認められる文献		·		
カテゴリー*		ときは、その関連する節頭の表示	関連する 請求の範囲の番号		
Y	JP 8-306184 A (株式会社		1-3		
	1996.11.22,全文,全図	LH 1/2001 H711	1-3		
	& US 5629898 A & T	W 441103 A			
	& KR 407024 B	111100 11			
Y	JP 2002-150770 A (日	本電気株式会社	1 - 3		
,	2002.05.24,全文,全図	÷			
	& WO 2002/019340 A	.1 .	`		
	& KR 2003028827 A	& EP 1335383 A	.1		
	& TW 517235 A & CN	1452773 A			
区 C欄の続き	にも文献が列挙されている。		L w Tulke L de III		
<del></del>		パテントファミリーに関っ	Fる別紙を参照。 		
* 引用文献の		の日の後に公表された文献			
「A」特に関連もの	<b>車のある文献ではなく、一般的技術水準を示す</b>	「丁」国際出願日又は優先日後に出願しるます。	公表された文献であって		
「E」国際出愿	<b>頁日前の出願または特許であるが、国際出願日</b>	出願と矛盾するものではな の理解のために引用するも			
以後にな	☆表されたもの	「X」特に関連のある文献であっ	て、当該文献のみで発明		
・レ」 復元催出 日若しく	E張に疑義を提起する文献又は他の文献の発行 は他の特別な理由を確立するために引用する	の新規性又は進歩性がない	と考えられるもの		
文献(玛	胆由を付す)	「Y」特に関連のある文献であっ 上の文献との、当業者にと	て、自該人献と他の主以って自明である組合せに		
「〇」口頭によ	る開示、使用、展示等に言及する文献	よって進歩性がないと考え	られるもの		
	日前で、かつ優先権の主張の基礎となる出願	「&」同一パテントファミリー文	献		
国際調査を完了	した日	国際調査報告の発送日			
	20.07.2004	03.	8. 2004		
国際調査機関の	シ名称及びあて先	特許庁審査官(権限のある職員)			
日本国	明特許庁 (ISA/JP)	堀田 和毅	5N 8840		
<b>距</b> <b>吐宁</b>	『便番号100-8915 『千仏四区窓が明三丁日 4 〒 2 日	·			
<b>果</b> 从和	3千代田区設が関三丁目4番3号	電話番号 03-3581-11	01 内線 3545		

## 国際調査報告

C (続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
	& US 2004/0041173 A1	明ない処田の番号
Y	JP 6-89571 A (日本電気株式会社) 1994.03.29,全文,全図 (ファミリーなし)	2
A,	WO 1996/028825 A1 (株式会社日立製作所) 1996.09.19,全文,全図 (ファミリーなし)	1-3
A	JP 2001-43677 A (株式会社日立製作所) 2001.02.16,全文,全図 (ファミリーなし)	1-3
A	JP 9-231748 A (日鉄セミコンダクター株式会社) 1997. 09. 05, 全文, 全図 & US 5644545 A & EP 790620 A2 & KR 97062910 A	1 — 3
A	JP 5-109268 A (シャープ株式会社) 1993.04.30,全文,全図 (ファミリーなし)	1-3
. A	JP 4-34794 A (日本電気株式会社) 1992.02.05,全文,全図 & JP 2959046 B2	1-3
<b>A</b> ·	JP 3-250489 A (日本電気株式会社) 1991. 11. 08, 全文, 全図 (ファミリーなし)	1-3
A	JP 11-96790 A (インターナショナル・ビジネス・マシーンズ・コーポレイション) 1999. 04. 09, 全文, 全図 & EP 892349 A2 & CN 1205521 A1 & US 5978931 A & KR 99013406 A & SG 79234 A1 & KR 305934 B & TW 461994 A & EP 892349 B1 & DE 69811571 E	4-10
	JP 11-96799 A (インターナショナル・ビジネス・マシーンズ・コーポレイション) 1999. 04. 09, 全文, 全図 & EP 892350 A2 & US 5881003 A & KR 99013942 A & TW 410288 A & KR 305936 B & EP 892350 B1 & DE 69811155 E	4-10
A .	JP 2001-60400 A (株式会社東芝) 2001.03.06,全文,全図 (ファミリーなし)	4-10